Le cœur AVR possède les caractéristiques suivantes :
* architecture Harvard 8 bits RISC
* 32 registres de calcul divisés en 2 sous-ensembles :
o les registres r0 à r15 ne permettant pas de travailler avec les valeurs immédiates
o et les registres r16 à r31 le permettant.
* jeu de 90 à 135 instructions (selon le composant)
* la plupart des instructions (hors instructions de saut) s’exécutent en un seul cycle d’horloge interne. L’horloge interne est à la même fréquence que l’horloge externe. Le cœur AVR atteint donc environ 1 Mips/MHz.
* le cœur AVR a été optimisé pour exécuter du code généré à partir d’un compilateur C.
* le cœur AVR possède 3 pointeurs 16 bits X, Y et Z mappés sur les registres 8 bits r26 à r31 (X=r26+r27, Y=r28+r29 et Z=r30+r31). Les 3 pointeurs permettent différents types d’indexation (indirecte, indirecte avec déplacement) avec ou sans pré ou post-incrémentation.
* les périphériques sont accessibles dans un espace d’adressage placé entre les registres et la SRAM (accessible entre autres par les instructions ld et st). Toutefois, un ensemble d’instructions spécialisées permet un accès plus pratique aux périphériques (instructions in et out) avec en particulier les instructions SBI (Set Bit in I/O) et CBI (Clear Bit in I/O) permettant respectivement de mettre à 1 et à 0 un bit dans les 32 premiers registres d’entrées/sorties.
* les registres r0 à r31 sont mappés sur l’espace RAM (adresse 0 à 31) ce qui permet de les accéder par l’intermédiaire de X, Y et Z.
* les branchements sont nombreux et permettent de réaliser tous les cas de figure.
* le jeu d’instructions est conçu de telle manière que, bien que le cœur soit 8 bits, il est très aisé de réaliser des calculs sur 16, 24 ou 32 bits (etc.)
* selon les composants, un multiplicateur hardware (2 cycles) est implémenté.
* la plupart des composants AVR sont fully static, c’est-à-dire qu’il n’y a pas de limite basse de la fréquence d’horloge nécessaire à un fonctionnement correct.
* les composants AVR possèdent en moyenne une quinzaine d’interruptions (selon les périphériques embarqués) de priorité fixe.
* le cœur AVR possède un pointeur de pile 16 bits (pour les composants équipés de SRAM (95 % des composants)).
Les micro-contrôleurs AVR embarquent dans un même boîtier un cœur AVR (microprocesseur), de la mémoire flash (espace programme), de la SRAM (espace données), de l’EEPROM (espace données de sauvegarde) et des périphériques divers.
Chaque périphérique possède son(ses) registre(s) associé(s) (accessible(s) via les instructions in et out) afin de les contrôler.
Voici à titre indicatif les périphériques existants dans la famille de micro-contrôleurs AVR :
* mémoire EEPROM (elle est gérée comme un périphérique).
* timers 8 et 16 bits avec « compare match » (interruption lorsqu’une valeur choisie est atteinte) et mode PWM.
* interface sérielle asynchrone UART (rxd, txd).
* interface sérielle synchrone SPI (miso, mosi, sck, SS).
* interface sérielle TWI (compatible I²C (2 fils))
* interface sérielle 1-wire (1 fil)
* ports d’entrées/sorties (PIO) avec résistances de pull-up intégrées.
* oscillateur interne
* oscillateur séparé pour l’horloge RTC
* convertisseur analogique/numérique 10 bits
* comparateur analogique
Source: wikipedia.org – CC
